Το usrp-LW 2954 είναι μια υψηλής απόδοσης, εξελικτική λογισμικό-καθορισμένη ραδιο πλατφόρμα (SDR) για το σχεδιασμό και την ανάπτυξη των ασύρματων συστημάτων επικοινωνιών επόμενης γενιάς. Αποτελείται από ένα usrp-LW X310 και δύο πίνακες κορών ubx-LW 40MHz RF

Η αρχιτεκτονική υλικού usrp-LW 2954 συνδυάζει δύο επεκταθείσες αυλακώσεις πινάκων κορών εύρους ζώνης με ένα εύρος ζώνης μέχρι 40M από 10MHz σε 6GHz. Και χαρακτηρίζει τις πολλαπλάσιες μεγάλες διεπαφές επι:λέγω από (PCIe, λιμένες Gigabit/10 Gigabit Ethernet), καθώς επίσης και resource-rich, χρήστης-προγραμματίσημα kintex-7 FPGA. Επιπλέον, το usrp-LW 2954 χρησιμοποιεί έναν ανοικτό οδηγό διαγώνιος-πλατφορμών UHD πηγής, σε έναν μεγάλο αριθμό πλαισίων ανάπτυξης, συμβατών αρχιτεκτονικών αναφοράς, και ανοικτών προγραμμάτων πηγής.

Σαν ψηφιακός πυρήνας επεξεργασίας του usrp-LW 2954 το XC7K410T FPGA παρέχει τη μεγάλη συνδετικότητα μεταξύ όλων των σημαντικών συστατικών. Περιλαμβάνει το μπροστινό μέρος RF, τη διεπαφή οικοδεσποτών, και τη μνήμη DDR3. Η προεπιλογή FPGA παρέχει όλο το UHDs για τον έλεγχο του ψηφιακού downconversion και του ψηφιακού upconversion, το λεπτό συντονισμό συχνότητας, και μερικούς άλλους φραγμούς λειτουργίας DSP. Οι χρήστες μπορούν να εκμεταλλευτούν το εφεδρικό διάστημα των resource-rich kintex-7 FPGA, συν το πλαίσιο ανάπτυξης RFNoC που υποστηρίζεται από USRP, για να αναπτύξει και να εφαρμόσει τις ενότητες επεξεργασίας DSP τους.

Το usrp-LW 2954 προσφέρει ποικίλες μεγάλες διεπαφές επι:λέγω από. Στην επιτροπή της συσκευής, ο λιμένας Gigabit Ethernet είναι ένας από τους απλούστερους και ο συνηθέστερα χρησιμοποιημένους τρόπους να συνδέσει. Για τις εφαρμογές με το εκτεταμένο εύρος ζώνης και τη χαμηλή λανθάνουσα κατάσταση, όπως οι μελέτες PHY/MAC, το usrp-LW 2954 παρέχει μια αποδοτική διεπαφή PCIe x4 λεωφορείων για αυτήν την αιτιοκρατική λειτουργία. Όταν η εφαρμογή χρησιμοποιεί την καταγραφή δικτύων ή την επεξεργασία πολυ-κόμβων, ο λιμένας 10 Gigabit είναι η καλύτερη επιλογή.

Το usrp-LW 2954 περιλαμβάνει πολλά πρόσθετα χαρακτηριστικά γνωρίσματα που θα βοηθήσουν μερικές άλλες ασύρματες εφαρμογές. Παραδείγματος χάριν, στο σχέδιο FPGA, το 1GB DDR3 στη μητρική κάρτα μπορεί να χρησιμοποιηθεί ως αποθήκευση στοιχείων και αποθήκευση στοιχείων. Το εσωτερικό GPSDO παρέχει τη μεγάλης ακρίβειας αναφορά συχνότητας όταν στο σύστημα ΠΣΤ με μια καθυστέρηση συγχρονισμού συγχρονίζεται λιγότερο από 50ns. Επιτρέπει στο χρήστη για να ελέγξει τα εξωτερικά συστατικά όπως οι ενισχυτές και οι διακόπτες μέσω της διεπαφής GPIO, να υποστηρίξει τις εισαγωγές όπως οι ωθήσεις γεγονότος, και να παρατηρήσει διορθώνει τα σήματα. Το usrp-LW 2954 επίσης περιλαμβάνει έναν εσωτερικό προσαρμοστή JTAG που επιτρέπει στους υπεύθυνους για την ανάπτυξη για να φορτώσει εύκολα και να διορθώσει τις νέες εικόνες FPGA.